Maturitní otázka z TS číslo 9

Systémy PDH – Plesiochronní digitální hiearchie

- slouží ke sdružování většího počtu telefonních kanálů, než dokáže sdružovat zařízení PCM 1. řádu nebo k přenosu dat vyšší přenosovou rychlostí

- sdružované signály nemají oproti signálu vyššího řádu definován pevný časový vztah, tedy není určen vztah mezi rámcem signálu vyššího řádu oproti rámcům sdružovaných signálů niššího řádu.

- V signálu vyššího řádu je vyčleněna určitá rezerva pro odchylky přenosových rychlostí, protože se nepředpokládá přesný časový souběh sdružovaných kanálů, ale bereme v úvahu diference přenosových rychlostí v určitých předepsaných mezích.

- V plesiochronní hiearchii prokládáme jednotlivé sdružované signály bit po bitu do rámce signálu vyššího řádu, aniž by byl definován jakýkoliv vztah mezi rámcem signálu niššího řádu a rámcem signálu vyššího řádu.

- K signálům niššího řádu se dostaneme opět postupným demultiplexováním, což při mnohokrát opakovaných operacích multiplexování a demultiplexování na různých hiearchických úrovních a v řadě po sobě následujících uzlech sítě muže vést k degradaci signálu (např:časové skluzy, nebo vznik chyb).

Následující obrázek ukazuje zjednodušený princip PDH:

Sdružovací zařízení multiplexuje 4 signály niššího řádu (v evropě) a vkládá navíc pomocné informace, zejména skupinu rámcové synchronizace SRS a vyrovnání přenosových rychlostí v_p. Další obrázek ukazuje zjednodušené časové průběhy a je z něj vidět, jak se příspěvkové bity jednotlivých signálů nišších řádů řadí periodicky za sebe.

Takto by to fungovalo, kdyby byly všechny signály synchronní, ale jak jsme říkali, nepočítá se s takovým ideálním stavem, protože by neodpovídal praxi. Když by se stalo, že by u příspěvkového signálu došlo ke zvýšení přenosové rychlosti, docházelo by ke ztrátě některých bitů sdružovaných signálů.

Další obrázek demonstruje uvedený příklad a zároveň ukazuje, jak se taková situace v PDH řeší, protože si při sdružování nemůžeme dovolit ztratit žádný bit.

První případ znázorňuje časový tok bitových míst v signálu vyššího řádu, která máme rezervována pro uvažovaný signál niššího řádu. Jak vidíme na druhém případě, signál však má vyšší přenosovou rychlost, tedy předbíhá a v určitém případě bychom museli nějaký bit vypustit. Je to vyřešeno tak, že počet bitových míst v signálu vyššího řádu volíme vyšší, než je počet míst odpovídající nejvyšší okamžité přenosové rychlosti příspěvkového signálu. Třetí případ ukazuje, že rezerva je dostatečná, naopak dochází k tomu, že určité bitové místo nebude vyplněno. Dojde k vyplnění nevyužitého místa pomocným bitem. Konkrétně v naznačeném případě došlo ke kladnému stuffingu. Dále existuje ještě záporný stuffing a kombinovaný (oboustranný), který se spíše uplatňuje v SDH.

V rámci signálu vyššího řádu je přesně definováno bitové místo, kde se může provádět stuffing. Současně se vysílají řídící bity stuffingu, které informují o tom, zda byl stuffing proveden (je-li na místě stuffingového bitu S užitečná informace či výplň).

Takto vypadá rámec 2. řádu PDH podle doporučení CCITT G. 742 s kladným stuffingem

0													212
1	1	1	1	0	1	0	0	0	0	A	N	200		C - řídící bit stuffingu
C	C	C	C									208		S - stuffing
C	C	C	C									208		A - ztráta rámcové synchronizace
C	C	C	C	S	S	S	S					204		N - národní zvláštnosti
													848	R - rezervace

- je zvykem ho kreslit do čtyř řádek pod sebe, ale jeho vysílání probíhá postupně po řádcích zleva doprava. Začne se SRS (t=0) a končí vpravo dole (t=100,3787).

- V každém dalším řádku začínají řídící bity stuffingu C₁ až C₄ (pro každé místo S₁ až S₄), které se třikrát opakují pro zajištění bezchybného příjmu. Jednotlivé rámce za sebe bezprostředně navazují.

- Příspěvkový signál je bez stuffingu 206b u každého ze 4 signálů niššího řádu.

N_1.ř = 250 . T_r2 = 206 T_r2ř = 848 = 100,3787ms

T_r1 848.10³

- Min. přenosová rychlost 1. řádu, kterou v tomto případě zařízení 2. řádu zpracovává:

C_1.ř.min.= (poč. symbolových míst) – 1 = 2042,2642 kb/s

T_r2.ř.

- Max. přenosová rychlost v případě, že nebude přenášen kladný stuffing:

C_1.ř.max.= (poč. symbolových míst) = 2052,2264 kb/s

T_r2.ř

- Při vkládání kladného stuffingu v každém rámci je:

C_stuff.max = 1 = 9,962264 = 10 kb/s

T_r2.ř

- Četnost stuffingu – p: p = C_stuff = 4,2264 = 0,4242

C_stuffmax 9,962264

C_stuff = C_1.řmax – C_1.ř = 2052,2264 – 2048 = 4,2264

- Přibližně v každém druhém rámci se provádí vyrovnání přenosové rychlosti. Záleží na stabilitě základních oscilátorů 1. a 2. řádů. Protože četnost stuffingu je proměnlivá, vzniká fázová nestabilita symbolů 2.řádu.

Změna fáze příchozího signálu: - JITTER (rychlé změny)

- WANDER (pomalé změny)

Rozdíl mezi Jitterem a Wanderem je 10Hz. 2. Řád se používá pro meziměstské tranzitní sítě na dvoukabelovém provozu po VF symetrických kabelech o průměrech 0,9 a 1,2 , nebo na optice a radioreléových spojích.

Další druhy rámců vyšších řádů:

Rámec 2.řádu PDH podle doporučení CCITT G. 745 se střídavým stuffingem

0

264

1

1

1

1

0

1

1

0

256

C

C

C

C

A

N

N

N

256

C

C

C

C

R

R

R

R

256

C

C

C

C

S

S

S

S

S

S

S

S

252

záporný

kladný

125ms

Rámec 3.řádu PDH podle doporučení CCITT G. 751

0											384
								A	N	372
C	C	C	C							380
C	C	C	C							380
C	C	C	C	S	S	S	S			376
											45ms

Rámec 4.řádu PDH podle doporučení CCITT G. 751

0

488

A

N

N

N

C

C

C

C

C

C

C

C

C

C

C

C

C

C

C

C

C

C

C

C

S

S

S

S

21ms

Vysílací část multiplexního zařízení PDH 2. řádu

Sdružované digitální signály 1. řádu přicházejí z linkových zakončení LZ1 přes multiplexní rozhraní 1. řádu na vstupy vyrovnávacích pamětí vysílače PV1 až PV4. Zápis do vyrovnávací paměti vysílače PV řídí zapisovací řasová základna ZČZ v rytmu taktovacího kmitočtu, který je odvozen z příchozího signálu 1. řádu.

Odchylky taktovacích kmitočů jsou určovány ve fázových komparátorech FK1 až FK4. Vzájemné odchylky taktovacích kmitočtů jsou kompenzovány přečíslováváním vyrovnávacích pamětí za současného vyrovnávání (stuffingu) a určování složení řídících symbolů C vyrovnávání. Digitální signály 1. Řádu jsou z výstupu vyrovnávacích pamětí vysílače PV1 až PV4 přiváděny do multiplexních obvodů vysílače MUX, kde jsou synchronně sdruženy do dig. Signálu 2. Řádu. V MUX se také do rámce digitálního signálu. 2. řádu začleňují bity C, S a další pomocné symboly.

Přijímací část demultiplexního zařízení PDH 2. řádu

Přijímaný digitální signál 2. Řádu je veden z linkového zakončení LZ2 digitálního traktu 2. Řádu přes multiplexní rozhranní 2. Řádu do vstupních obvodů V_sO přijímače. Ve V_sO se odstraňuje Jitter přijímaného signálu pomocí obvodů fázového závěsu. Vyděleným signálem rámcového souběhu je pak řízená časová základna ČZ přijímací částí zařízení. V distribučních obvodech přijímače DMX se vyhodnotí řídící symboly C (vyrovnávání stuffingu), vydělí se vyrovnávací symboly S stuffingu a popřípadě další pomocné přenášené symboly.

V asynchonním digitálním multiplexním zařízení 2. Řádu podle doporučení CCITT G. 745 s prokládáním po bitech a s kombinovaným stuffingem jsou jmenovité čtecí taktovací kmitočty z vyrovnávacích pamětí vysílače PV1 až PV4 rovny jmenovité přenosové rychlosti 2048 kbit/s digitálního signálu 1. Řádu. Odchylky rychlostí sdružovaných digitálních signálů 1. Řádu pak jsou kladné i záporné a je nutné provádět kladný i záporný stuffing. Při provádění kladného stuffingu mají řídící symboly C pro daný sdružovaný digitální signál 1. Řádu složení 111, při záporném stuffingu 000 a při nulovém stuffingu se střídavě vysílají řídící symboly kladného a záporného stuffingu. Výhodou digitálního multiplexního zařízení 2. Řádu s kombinovaným stuffingem je možnost asynchronního i synchronního provozu.

Signály vyšších řádů se vytvářejí podobně. Tato tabulka uvádí přehled až do 4. řádu s uvedeným maximálním počtem kanálů s přenosovou rychlostí 64 kbit/s.